台灣積體電路製造股份有限公司

(一)公司簡介

1.沿革與背景

台積電(2330.TW，TSM.US)成立於1987年2月21日，是全球第一家也是全球最大的專業積體電路(IC)製造服務公司，公司經營策略為只提供客戶專業積體電路之製造技術服務，而不設計、生產、或銷售自有品牌產品，不與客戶做商品之競爭。

公司首創建置資訊平台—虛擬晶圓廠(Virtual Fab)，提供整套服務，客戶也可從晶圓廠、封裝廠、到測試廠整個供應鏈掌握訂單進度。

2.營業項目與產品結構

業務範圍涵蓋IC製造服務及其相關項目，提供包括晶圓製造、光罩製作、晶圓測試與錫鉛凸塊封裝及測試等客戶支援服務。

晶圓代工服務，包括一般邏輯製程技術、非揮發性嵌入式記憶體(Embedded Non-volatile Memory)製程、嵌入式動態隨機存取記憶體(Embedded DRAM)製程、混合訊號／射頻(Mixed Signal/RF)製程、高壓(High Voltage)製程、互補金屬氧化物半導體影像感應器(CMOS Image Sensor)、彩色濾光片(Color Filter)、微機電系統(MEMS)、矽鍺(Silicon Germanium)製程等。

2022年Q4製程比重：5奈米32%、7奈米22%、16奈米12%、28奈米11%、40/45奈米7%、65奈米5%、90奈米2%、0.11/0.13微米3%、0.15/0.18微米5%、0.25微米及以上1%。

2022年Q4技術平台比重：高效能運算42%、智慧型手機38%、物聯網8%、車用電子6%、消費性電子2%、其他4%。


圖片來源：公司網站

(二)產品與競爭條件

1.產品與技術簡介

台積電在技術及產能均居產業領導地位，是全球第一家有能力量產40奈米以下技術的晶圓代工廠，其40奈米規模與良率優於同業，40奈米佔全球8～9成市佔，28/20奈米生產時程至少領先同業三季以上。

先進製程發展上，於2002年，在十二廠完成十二吋支持90奈米(nm)研發試產線；2007年，公司為全球第一家導入45nm量產之晶圓代工廠。至2009年第四季，來自於65nm及其他更先進製程佔營收達39%。2011年10月，完成首件採用20奈米製程技術生產的ARM Cortex-A15處理器設計定案(Tape Out)。

台積電佈局3D IC的矽穿孔(TSV)製程，以CoWoS(Chip on Wafer on Substrate)製程模式生產，即將邏輯晶片和DRAM放在矽中介層(interposer)上面，然後封裝在基板上，公司要提供全套服務，包括下游封裝測試。整套流程包括，整合晶圓鍵合(Wafer Bonding)、薄晶圓(Wafer Thinning)、晶片基板鍵合(Chip on Substrate)及晶片封測等技術，將各種邏輯和記憶體晶片精準疊合。

2012年下半年起開始20nm製程技術進行試產工作，以平面製程(planar process)為基礎，並採用高介電層/金屬閘(High-k Metal Gate)、第五代創新應變矽(strained silicon)以及超低介電值銅導線等技術。跳過22nm製程，直接導入20nm製程技術，主因於20nm製程技術的閘密度、晶片效能與成本比，較22nm更具成本優勢，台積電的微影技術也跨入下一世代，與Mapper合作無光罩多重電子束微影技術，以及與ASML合作的極紫外光(EUV)微影技術等。

2012年10月，CoWoS測試晶片成功地整合Wide I/O介面將邏輯系統單晶片與動態隨機存取記憶體結合於單一模組，在晶片成品製造完成之前，公司的CoWoSTM技術透過將晶片堆疊於晶圓之上(Chip on Wafer)的封裝技術，提供客戶前端晶圓製造服務，藉由搭配Wide I/O行動動態隨機存取記憶體介面，使這顆整合晶片可提供優化的系統效能，更小的產品外觀尺寸，並且明顯改善晶片之間的傳輸頻寬。此次合作夥伴結合SK Hynix公司提供Wide I/O動態隨機存取記憶體、Cadence公司支援Wide I/O行動動態隨機存取記憶體矽智財、益華(Cadence)公司與明導國際(MentorGraphics)公司提供電子設計自動化工具。

因為嵌入式Flash MCU持續成長，且隨ARM架構Cortex系列處理器發展、行動終端裝置走向輕薄化，公司於2013年量產CoWos模型，以整合TSV與Silicon Interposer，並與晶圓代工業務結合。

2013年4月，ARM與台積電完成首件採用16奈米FinFET製程技術生產的ARM Cortex-A57處理器產品設計定案(tape-out)，雙方在6個月內完成從暫存器轉換階層到產品設計定案整個流程。Cortex-A57處理器，可支援行動運算、伺服器等高階產品。16奈米FinFET量產時間提前至2015年。

台積電的28奈米產品線有低耗電(28LP)、高效能(28HP)、高效能低耗電(28HPL)、高效能行動運算(28HPM)、高效能精簡型(HPC)五大製程。

28奈米HKMG製程採用的是後閘極(gate-last)技術，對手提供的則是前閘極(gate-first)技術，後閘極技術能提供更佳的晶片效能。28奈米HKMG製程又可分為HPM、HPC兩種。公司的28奈米HPM製程已獲得約60個客戶的tape-out，相較於同業的LP製程，在耗電相同的情況下，產品速度可提升30%。另外，公司推出28奈米HPC的低價版本，以供應中低階智慧型手機客戶。

台積電的16/20奈米有90%的機台設備均相容，故16奈米FinFET製程的良率改善速度快，其良率已近20奈米製程。此外，16nm FinFET製程區分為「16nm FinFET(CLN16FF)」及其改良版「16nm FinFET+(CLN16FF+)」兩種，已取得20個以上的設計定案(tape-out)，產品包括基頻、AP應用處理器、網通、繪圖晶片、CPU、伺服器等，整合型扇出型封裝(InFO)及16奈米FFC製程產品於2016年Q2推出。

2016年公司宣布已於Q1完成首顆7奈米製程生產靜態存取記憶體(SRAM)的產出。5奈米製程規劃將極紫外光(EUV)設備導入製程，並於2019年上半年進行風險性試產。

2016年初，公司宣布與ARM Holdings合作7奈米製程。

2016年5月，公司成功試產10奈米FinFET(鰭式場效電晶體)製程生產的多核心64位元ARM架構處理器測試晶片。

3奈米將採取FINFET(鰭式場效電晶體)製程。

2.重要原物料及相關供應商

IC製造從矽晶圓開始，經過一連串製程步驟，包括光學顯影、快速高溫製程、化學氣相沉積、離子植入、蝕刻、化學機械研磨等製程，需要原物料包括矽晶片、製程用化學原料、光阻、氣體，以及研磨液、研磨墊與鑽石碟等。